Реконфигурируемый параллельный умножитель в конечных полях Галуа на комбинационной логике

Abstract

Рассмотрено понятие «умножитель» в конечных полях Галуа, имеющих широкое применение в криптографии и помехоустойчивом кодировании. Проанализирована архитектура параллельного умножителя над полями Галуа. Проведено построение реконфигурируемого умножителя. Показано, что применение данного типа умножителя позволит значительно сократить число применяемых логических вентилей

The concept of “multiplier” in Galois fields, which are widely used in cryptography and noiseresistant coding, is considered. The architecture of a parallel multiplier for the Galois fields is analyzed. Reconfigurable multiplier is constructed. It is shown that the use of this type of multiplier will significantly reduce the number of logic gates